RISER: RISC-V voor clouddiensten

Het is je de afgelopen jaren misschien opgevallen dat er in het technieuws veel te doen is rond RISC-V. Daar zijn een paar redenen voor, maar allereerst: wat is dat RISC-V-ding eigenlijk?!

RISC-V is een open standaard instructiesetarchitectuur (ISA) die zo snel aan populariteit wint dat het inmiddels wordt beschouwd als een levensvatbaar alternatief voor ARM en x86. Het is met name geschikt voor toepassingen die een laag stroomverbruik en hoge prestaties vereisen, zoals Edge computing, embedded systemen en IoT.

Dus waarom al die ophef? Welnu, het mooie van RISC-V is dat het een open-source architectuur is, wat betekent dat het door iedereen vrij kan worden gebruikt en aangepast. Dit heeft geleid tot een groeiende gemeenschap van ontwikkelaars en ingenieurs die eraan werken om de grenzen te verleggen van wat er mogelijk is met RISC-V. En het zijn niet alleen academici die zich ermee bemoeien. Veel van de grootste namen in de techwereld, waaronder Apple, Nvidia en Western Digital, hebben plannen aangekondigd om het gebruik van RISC-V in hun productlijnen te onderzoeken. Een andere drijvende factor is de opkomst van het Internet of Things (IoT). Nu steeds meer apparaten met het internet verbonden raken, groeit de behoefte aan energiezuinige, krachtige processors die aan de eisen van deze apparaten kunnen voldoen. De toepassingen ervan zijn echter nog veel breder dan dat.

Introductie van RISER: RISC-V voor clouddiensten

CloudSigma is verheugd te kunnen aankondigen dat we deelnemen aan RISER, een nieuw onderzoeks- en innovatieproject binnen het Horizon Europe-programma, gefinancierd door de Europese Commissie. Het project is in januari 2023 van start gegaan en zal de komende 3 jaar worden voortgezet.

RISER zal de eerste volledig Europese RISC-V cloudserverinfrastructuur ontwikkelen, wat een aanzienlijke verbetering betekent voor het handelsbeleid van de Europese Commissie voor open strategische autonomie. RISER zal gebruikmaken van en validatie uitvoeren op open hardware hogesnelheidsinterfaces in combinatie met een volwaardige besturingssysteemomgeving en runtime-systeem, waardoor de integratie van energiezuinige componenten mogelijk wordt, waaronder RISC-V-processorchips van de EPI en EUPILOT-projecten, in een innovatieve energiezuinige cloudarchitectuur.

Plattegrond van EPI- en EUPILOT-processors

Twee op de cloud gerichte platforms

Het RISER-project zal de volgende twee op de cloud gerichte platforms ontwikkelen:

1. Een versnellingsplatform, dat de Arm RHEA SoC van EPI en een binnen het project te ontwikkelen PCIe-versnellingskaart bevat, en tot vier op RISC-V gebaseerde chips van EUPILOT zal integreren.

Blokschema van de PCIe-versnellingskaart

1. Een microserverplatform dat tot tien door het project ontwikkelde microserverkaarten met elkaar verbindt, die elk tot vier RISC-V-chips ondersteunen, gekoppeld aan snelle opslag en netwerken. Door hyperconvergentie te omarmen, maakt onze microserverarchitectuur het mogelijk dat gedistribueerde opslag en geheugen door elke processor in het systeem worden gebruikt met minimale overhead. De open-source systeemkaartontwerpen van RISER zullen vergezeld gaan van low-level open-source firmware en systeemsoftware en een representatieve op Linux gebaseerde softwarestack om clouddiensten te ondersteunen, wat de acceptatie vergemakkelijkt en het commercialiseringstraject van de projectresultaten verbetert.

Indicatief blokschema van de microserverkaart

Er zullen drie use cases worden ontwikkeld om de mogelijkheden van de RISER-platforms te evalueren en te demonstreren:

• Versnelling van rekenworkloads;
• Netwerkgebaseerde object- en key-value-opslag;
• Gecontaineriseerde uitvoering als onderdeel van een door de provider beheerde IaaS-omgeving.

RISER-architectuur

De RISER-architectuur is georganiseerd in drie logische hoofdlagen en gerelateerde werkpakketten om een volledig Europees, op open-source en open standaarden gebaseerd geïntegreerd software- en hardwaresysteem te leveren.

• De Hardware Platforms-laag, die een op FPGA gebaseerde emulatie-infrastructuur, een PCIe-versneller en een microserver omvat.
• De System Software-laag, die de vereiste software-infrastructuur bevat voor het opstarten en aansturen van de hardware, het openen van de hardware-randapparatuur en het bieden van de uitvoeringsomgeving voor de cloudtoepassingen en -diensten.
• De Use Cases-laag, die de drie use cases bevat die zullen worden gebruikt voor de evaluatie van de RISER-platformen. RISER heeft een direct exploitatietraject naar de hedendaagse voorstellen in de oproep, genaamd “VITAMIN-V”, “AERO” en “OpenCUBE”, en we zullen de RISER-architectuur met dat in gedachten ontwerpen.

Logische lagen van de RISER-architectuur

RISER brengt 7 partners uit de industrie en de academische wereld samen om gezamenlijk open-source ontwerpen te ontwikkelen en te valideren voor gestandaardiseerde form-factor systeemplatformen, geschikt voor het ondersteunen van clouddiensten. 

Projectcoördinator: Manolis Marazakis, Foundation for Research and Technology – Hellas (FORTH)

Projectwebsite: https://www.riser-project.eu/

Project Twitter-kanaal: @RiserProject