RISER: RISC-V per i servizi cloud

Potresti aver notato un bel po' di fermento intorno a RISC-V nelle notizie tecnologiche degli ultimi anni. Ci sono diversi motivi per questo, ma prima di tutto, cos'è in realtà questo RISC-V?!

RISC-V è un'architettura del set di istruzioni (ISA) a standard aperto che sta iniziando a guadagnare popolarità al punto da essere considerata un'alternativa praticabile ad ARM e x86. È particolarmente adatta per applicazioni che richiedono un basso consumo energetico e prestazioni elevate, come l'Edge computing, i sistemi embedded e l'IoT.

Quindi perché tutto questo fermento? Ebbene, il bello di RISC-V è che si tratta di un'architettura open-source, il che significa che può essere utilizzata e modificata liberamente da chiunque. Ciò ha portato a una comunità in crescita di sviluppatori e ingegneri che lavorano per spingere i limiti di ciò che è possibile con RISC-V. E non sono solo gli accademici a essere coinvolti. Molti dei più grandi nomi della tecnologia, tra cui Apple, Nvidia e Western Digital, hanno annunciato piani per studiare l'uso di RISC-V nelle loro linee di prodotti. Un altro fattore trainante è l'ascesa dell'Internet delle Cose (IoT). Man mano che sempre più dispositivi si connettono a Internet, cresce la necessità di processori a basso consumo e ad alte prestazioni in grado di gestire le richieste di questi dispositivi. Tuttavia, i suoi utilizzi sono in realtà molto più ampi di così.

Presentazione di RISER: RISC-V per i servizi cloud

CloudSigma è entusiasta di annunciare la propria partecipazione a RISER, un nuovo progetto di ricerca e innovazione nell'ambito del programma Horizon Europe, finanziato dalla Commissione Europea. Il progetto è iniziato a gennaio 2023 e proseguirà per i prossimi 3 anni.

RISER svilupperà la prima infrastruttura di server cloud RISC-V interamente europea, migliorando significativamente la politica commerciale della Commissione Europea per l'autonomia strategica aperta. RISER sfrutterà e convaliderà interfacce hardware aperte ad alta velocità combinate con un ambiente di sistema operativo completo e un sistema runtime, consentendo l'integrazione di componenti a basso consumo, inclusi i chip di processore RISC-V dei progetti EPI e EUPILOT in una nuova architettura cloud ad alta efficienza energetica.

Floorplan dei processori EPI e EUPILOT

Due piattaforme incentrate sul cloud

Il progetto RISER svilupperà le seguenti due piattaforme incentrate sul cloud:

1. Una piattaforma di accelerazione, che include il SoC Arm RHEA di EPI e una scheda di accelerazione PCIe che sarà sviluppata all'interno del progetto, e integrerà fino a quattro chip basati su RISC-V di EUPILOT.

Diagramma a blocchi della scheda di accelerazione PCIe

1. Una piattaforma microserver, che interconnette fino a dieci schede microserver tutte sviluppate dal progetto, ciascuna delle quali supporta fino a quattro chip RISC-V accoppiati con storage e rete ad alta velocità. Abbracciando l'iperconvergenza, la nostra architettura microserver consente l'utilizzo di storage e memoria distribuiti da parte di qualsiasi processore nel sistema con un sovraccarico minimo. I design open-source delle schede di sistema di RISER saranno accompagnati da firmware e software di sistema open-source di basso livello e da uno stack software rappresentativo basato su Linux per supportare i servizi cloud, facilitando l'adozione e migliorando il percorso di commercializzazione dei risultati del progetto.

Diagramma a blocchi indicativo della scheda microserver

Saranno sviluppati tre casi d'uso per valutare e dimostrare le capacità delle piattaforme RISER:

• Accelerazione dei carichi di lavoro computazionali;
• Archiviazione di rete a oggetti e key-value;
• Esecuzione containerizzata come parte di un ambiente IaaS gestito dal provider.

Architettura RISER

L'architettura RISER è organizzata in tre livelli logici principali e relativi Work Package per fornire un sistema integrato software e hardware interamente europeo, open-source e basato su standard aperti.

• Il livello Hardware Platforms, che include un'infrastruttura di emulazione basata su FPGA, un acceleratore PCIe e un microserver.
• Il livello System Software, che include l'infrastruttura software richiesta per l'avvio e il controllo dell'hardware, l'accesso alle periferiche hardware e la fornitura dell'ambiente di esecuzione per le applicazioni e i servizi cloud.
• Lo strato dei Casi d'Uso, che include i tre casi d'uso che verranno utilizzati per la valutazione delle piattaforme RISER. RISER ha un percorso di sfruttamento diretto verso le proposte contemporanee del bando, denominate “VITAMIN-V”, “AERO” e “OpenCUBE”, e progetteremo l'architettura RISER tenendo conto di questo.

Livelli logici dell'architettura RISER

RISER riunisce 7 partner provenienti dall'industria e dal mondo accademico per sviluppare e convalidare congiuntamente progetti open-source per piattaforme di sistema con fattore di forma standardizzato, adatte a supportare servizi cloud. 

Coordinatore del progetto: Manolis Marazakis, Foundation for Research and Technology – Hellas (FORTH)

Sito web del progetto: https://www.riser-project.eu/

Canale Twitter del progetto: @RiserProject