RISER: RISC-V para serviços em nuvem

Você deve ter notado um grande burburinho em torno do RISC-V nas notícias de tecnologia nos últimos anos. Há algumas razões para isso, mas antes de tudo, o que é afinal esse tal de RISC-V?!

O RISC-V é uma arquitetura de conjunto de instruções (ISA) de padrão aberto que está começando a ganhar popularidade a ponto de ser agora considerada uma alternativa viável ao ARM e ao x86. É especialmente adequado para aplicações que exigem baixo consumo de energia e alto desempenho, como computação de borda, sistemas embarcados e IoT.

Então, por que tanto burburinho? Bem, a beleza do RISC-V é que se trata de uma arquitetura de código aberto, o que significa que pode ser usada e modificada livremente por qualquer pessoa. Isso levou a uma comunidade crescente de desenvolvedores e engenheiros que estão trabalhando para expandir os limites do que é possível com o RISC-V. E não são apenas os acadêmicos que estão se envolvendo. Muitos dos maiores nomes da tecnologia, incluindo Apple, Nvidia e Western Digital, anunciaram planos para investigar o uso do RISC-V em suas linhas de produtos. Outro fator determinante é a ascensão da Internet das Coisas (IoT). À medida que mais e mais dispositivos se conectam à internet, há uma necessidade crescente de processadores de baixo consumo de energia e alto desempenho que possam lidar com as demandas desses dispositivos. No entanto, seus usos são, na verdade, muito mais amplos do que isso.

Apresentando o RISER: RISC-V para Serviços de Nuvem

A CloudSigma tem o prazer de anunciar que estamos participando do RISER, um novo projeto de pesquisa e inovação sob o programa Horizon Europe, financiado pela Comissão Europeia. O projeto teve início em janeiro de 2023 e continuará pelos próximos 3 anos.

O RISER desenvolverá a primeira infraestrutura de servidores em nuvem RISC-V totalmente europeia, melhorando significativamente a política comercial da Comissão Europeia para a autonomia estratégica aberta. O RISER aproveitará e validará interfaces de alta velocidade de hardware aberto combinadas com um ambiente de sistema operacional completo e sistema de tempo de execução (runtime), permitindo a integração de componentes de baixo consumo de energia, incluindo chips de processador RISC-V dos projetos EPI e EUPILOT , em uma nova arquitetura de nuvem energeticamente eficiente.

Floorplan dos processadores EPI e EUPILOT

Duas plataformas focadas em nuvem

O projeto RISER desenvolverá as duas seguintes plataformas focadas em nuvem:

1. Uma plataforma aceleradora, que inclui o SoC Arm RHEA da EPI e uma placa de aceleração PCIe a ser desenvolvida no âmbito do projeto, e integrará até quatro chips baseados em RISC-V da EUPILOT.

Diagrama de blocos da placa de aceleração PCIe

1. Uma plataforma de microsservidores, interconectando até dez placas de microsservidores, todas desenvolvidas pelo projeto, cada uma suportando até quatro chips RISC-V acoplados a armazenamento e rede de alta velocidade. Adotando a hiperconvergência, nossa arquitetura de microsservidores permite que o armazenamento e a memória distribuídos sejam usados por qualquer processador no sistema com baixo overhead. Os designs de placa de sistema de código aberto do RISER serão acompanhados por firmware e software de sistema de código aberto de baixo nível e uma pilha de software representativa baseada em Linux para suportar serviços de nuvem, facilitando a adoção e melhorando o caminho de comercialização dos resultados do projeto.

Diagrama de blocos indicativo da placa do microsservidor

Três casos de uso serão desenvolvidos para avaliar e demonstrar os recursos das plataformas RISER:

• Aceleração de cargas de trabalho de computação;
• Armazenamento de objetos em rede e chave-valor;
• Execução em contêineres como parte de um ambiente IaaS gerenciado pelo provedor.

Arquitetura RISER

A arquitetura RISER está organizada em três camadas lógicas principais e Pacotes de Trabalho relacionados para fornecer um sistema integrado de software e hardware totalmente europeu, de código aberto e baseado em padrões abertos.

• A camada de Plataformas de Hardware, que inclui uma infraestrutura de emulação baseada em FPGA, um acelerador PCIe e um microsservidor.
• A camada de Software de Sistema, que inclui a infraestrutura de software necessária para inicializar e controlar o hardware, acessar os periféricos de hardware e fornecer o ambiente de execução para os aplicativos e serviços em nuvem.
• A camada de Casos de Uso, que inclui os três casos de uso que serão utilizados para a avaliação das plataformas RISER. O RISER tem um caminho de exploração direta para as propostas contemporâneas no convite, designadas “VITAMIN-V”, “AERO” e “OpenCUBE”, e projetaremos a arquitetura RISER com isso em mente.

Camadas lógicas da arquitetura RISER

O RISER reúne 7 parceiros da indústria e da academia para desenvolver e validar conjuntamente designs de código aberto para plataformas de sistemas de fator de forma padronizado, adequadas para suportar serviços de nuvem. 

Coordenador do projeto: Manolis Marazakis, Fundação para a Investigação e Tecnologia – Hellas (FORTH)

Website do projeto: https://www.riser-project.eu/

Canal de Twitter do projeto: @RiserProject