RISER: RISC-V para servicios en la nube

Es posible que haya notado un gran revuelo en torno a RISC-V en las noticias tecnológicas durante los últimos años. Hay algunas razones para ello, pero en primer lugar, ¿qué es exactamente esto de RISC-V?

RISC-V es una arquitectura de conjunto de instrucciones (ISA) de estándar abierto que está empezando a ganar popularidad hasta el punto de que ahora se considera una alternativa viable a ARM y x86. Es especialmente adecuada para aplicaciones que requieren un bajo consumo de energía y un alto rendimiento, como Edge computing, sistemas embebidos e IoT.

¿A qué se debe entonces tanto revuelo? Bueno, la belleza de RISC-V es que es una arquitectura de código abierto, lo que significa que cualquiera puede usarla y modificarla libremente. Esto ha dado lugar a una creciente comunidad de desarrolladores e ingenieros que trabajan para superar los límites de lo que es posible con RISC-V. Y tampoco son solo los académicos los que se están involucrando. Muchos de los nombres más importantes de la tecnología, incluidos Apple, Nvidia y Western Digital, han anunciado planes para investigar el uso de RISC-V en sus líneas de productos. Otro factor impulsor es el auge del Internet de las cosas (IoT). A medida que más y más dispositivos se conectan a Internet, existe una creciente necesidad de procesadores de bajo consumo y alto rendimiento que puedan manejar las demandas de estos dispositivos. Sin embargo, sus usos son en realidad mucho más amplios que esto.

Presentamos RISER: RISC-V para servicios en la nube

CloudSigma se complace en anunciar que participamos en RISER, un nuevo proyecto de investigación e innovación en el marco del programa Horizonte Europa, financiado por la Comisión Europea. El proyecto comenzó en enero de 2023 y continuará durante los próximos 3 años.

RISER desarrollará la primera infraestructura de servidores en la nube RISC-V totalmente europea, mejorando significativamente la política comercial de la Comisión Europea para una autonomía estratégica abierta. RISER aprovechará y validará interfaces de alta velocidad de hardware abierto combinadas con un entorno de sistema operativo y un sistema de ejecución completos, lo que permitirá la integración de componentes de bajo consumo, incluidos los chips de procesador RISC-V de los proyectos EPI y EUPILOT, en una novedosa arquitectura en la nube energéticamente eficiente.

Diseño de distribución de los procesadores EPI y EUPILOT

Dos plataformas centradas en la nube

El proyecto RISER desarrollará las siguientes dos plataformas centradas en la nube:

1. Una plataforma aceleradora, que incluye el SoC Arm RHEA de EPI y una tarjeta de aceleración PCIe que se desarrollará dentro del proyecto, e integrará hasta cuatro chips basados en RISC-V de EUPILOT.

Diagrama de bloques de la tarjeta de aceleración PCIe

1. Una plataforma de microservidores, que interconecta hasta diez placas de microservidores desarrolladas en su totalidad por el proyecto, cada una de las cuales admite hasta cuatro chips RISC-V combinados con almacenamiento y redes de alta velocidad. Al adoptar la hiperconvergencia, nuestra arquitectura de microservidores permite que cualquier procesador del sistema utilice almacenamiento y memoria distribuidos con una baja sobrecarga. Los diseños de placas de sistema de código abierto de RISER irán acompañados de firmware y software de sistemas de código abierto de bajo nivel y una pila de software representativa basada en Linux para admitir servicios en la nube, lo que facilitará la adopción y mejorará la vía de comercialización de los resultados del proyecto.

Diagrama de bloques indicativo de la placa de microservidor

Se desarrollarán tres casos de uso para evaluar y demostrar las capacidades de las plataformas RISER:

• Aceleración de cargas de trabajo de computación;
• Almacenamiento de objetos en red y de clave-valor;
• Ejecución en contenedores como parte de un entorno IaaS gestionado por el proveedor.

Arquitectura RISER

La arquitectura RISER se organiza en tres capas lógicas principales y paquetes de trabajo relacionados para ofrecer un sistema integrado de software y hardware totalmente europeo, de código abierto y basado en estándares abiertos.

• La capa de Plataformas de Hardware, que incluye una infraestructura de emulación basada en FPGA, un acelerador PCIe y un microservidor.
• La capa de Software del Sistema, que incluye la infraestructura de software requerida para arrancar y controlar el hardware, acceder a los periféricos de hardware y proporcionar el entorno de ejecución para las aplicaciones y servicios en la nube.
• La capa de Casos de Uso, que incluye los tres casos de uso que se utilizarán para la evaluación de las plataformas RISER. RISER tiene una vía de explotación directa hacia las propuestas contemporáneas de la convocatoria, denominadas “VITAMIN-V”, “AERO” y “OpenCUBE”, y diseñaremos la arquitectura de RISER teniendo esto en cuenta.

Capas lógicas de la arquitectura de RISER

RISER reúne a 7 socios de la industria y el mundo académico para desarrollar y validar conjuntamente diseños de código abierto para plataformas de sistemas con factor de forma estandarizado, adecuadas para soportar servicios en la nube. 

Coordinador del proyecto: Manolis Marazakis, Fundación para la Investigación y la Tecnología – Hellas (FORTH)

Sitio web del proyecto: https://www.riser-project.eu/

Canal de Twitter del proyecto: @RiserProject