RISER: RISC-V für Cloud-Dienste

Vielleicht haben Sie in den letzten Jahren in den Tech-News eine ganze Menge Trubel um RISC-V bemerkt. Dafür gibt’s einige Gründe, aber was ist dieses RISC-V-Ding überhaupt?!

RISC-V ist eine offene Standard-Befehlssatzarchitektur (ISA), die so an Beliebtheit gewinnt, dass sie mittlerweile als echte Alternative zu ARM und x86 gilt. Sie eignet sich besonders für Anwendungen, die einen geringen Stromverbrauch und eine hohe Leistung erfordern, wie Edge-Computing, eingebettete Systeme und IoT.

Warum also der Trubel? Nun, das Schöne an RISC-V ist, dass es sich um eine Open-Source-Architektur handelt, was bedeutet, dass sie von jedem frei verwendet und modifiziert werden kann. Dies hat zu einer wachsenden Gemeinschaft von Entwicklern und Ingenieuren geführt, die daran arbeiten, die Grenzen dessen, was mit RISC-V möglich ist, zu verschieben. Und es sind nicht nur Akademiker, die sich engagieren. Viele der größten Namen der Tech-Branche, darunter Apple, Nvidia und Western Digital, haben Pläne angekündigt, den Einsatz von RISC-V in ihren Produktlinien zu prüfen. Ein weiterer treibender Faktor ist der Aufstieg des Internets der Dinge (IoT). Da immer mehr Geräte mit dem Internet verbunden werden, steigt der Bedarf an stromsparenden, leistungsstarken Prozessoren, die den Anforderungen dieser Geräte gerecht werden können. Die Einsatzmöglichkeiten sind jedoch in Wirklichkeit noch viel weitreichender.

Einführung von RISER: RISC-V für Cloud-Dienste

CloudSigma freut sich bekannt zu geben, dass wir an RISER teilnehmen, einem neuen Forschungs- und Innovationsprojekt im Rahmen des Programms Horizon Europe, das von der Europäischen Kommission finanziert wird. Das Projekt startete im Januar 2023 und wird über die nächsten 3 Jahre fortgesetzt.

RISER wird die erste rein europäische RISC-V-Cloud-Serverinfrastruktur entwickeln und damit die Handelspolitik der Europäischen Kommission für offene strategische Autonomie erheblich stärken. RISER wird offene Hardware-Hochgeschwindigkeitsschnittstellen in Kombination mit einer voll ausgestatteten Betriebssystemumgebung und einem Laufzeitsystem nutzen und validieren, um die Integration von stromsparenden Komponenten, einschließlich RISC-V-Prozessorchips aus den EPI- und EUPILOT-Projekten in einer neuartigen, energieeffizienten Cloud-Architektur zu ermöglichen.

Floorplan der EPI- und EUPILOT-Prozessoren

Zwei cloud-fokussierte Plattformen

Das RISER-Projekt wird die folgenden zwei cloud-fokussierten Plattformen entwickeln:

1. Eine Beschleunigerplattform, die das Arm RHEA SoC von EPI und eine im Rahmen des Projekts zu entwickelnde PCIe-Beschleunigerkarte umfasst und bis zu vier RISC-V-basierte Chips von EUPILOT integrieren wird.

Blockdiagramm der PCIe-Beschleunigerkarte

1. Eine Mikroserver-Plattform, die bis zu zehn vom Projekt entwickelte Mikroserver-Boards miteinander verbindet, von denen jedes bis zu vier RISC-V-Chips in Kombination mit Hochgeschwindigkeitsspeicher und -netzwerk unterstützt. Durch die Nutzung von Hyperkonvergenz ermöglicht unsere Mikroserver-Architektur, dass verteilter Speicher und Arbeitsspeicher von jedem Prozessor im System mit geringem Overhead genutzt werden können. Die Open-Source-Systemboard-Designs von RISER werden von hardwarenaher Open-Source-Firmware und Systemsoftware sowie einem repräsentativen Linux-basierten Software-Stack zur Unterstützung von Cloud-Diensten begleitet, was die Akzeptanz erleichtert und den Kommerzialisierungsweg der Projektergebnisse verbessert.

Indikatives Blockdiagramm des Mikroserver-Boards

Es werden drei Anwendungsfälle entwickelt, um die Fähigkeiten der RISER-Plattformen zu bewerten und zu demonstrieren:

• Beschleunigung von Rechen-Workloads;
• Vernetzter Objekt- und Key-Value-Speicher;
• Containerisierte Ausführung als Teil einer vom Anbieter verwalteten IaaS-Umgebung.

RISER-Architektur

Die RISER-Architektur ist in drei logische Hauptschichten und zugehörige Arbeitspakete unterteilt, um ein rein europäisches, auf Open-Source und offenen Standards basierendes, integriertes Software- und Hardwaresystem bereitzustellen.

• Die Schicht der Hardware-Plattformen, die eine FPGA-basierte Emulationsinfrastruktur, einen PCIe-Beschleuniger und einen Mikroserver umfasst.
• Die Systemsoftware-Schicht, welche die erforderliche Software-Infrastruktur für das Booten und Steuern der Hardware, den Zugriff auf die Hardware-Peripheriegeräte und die Bereitstellung der Ausführungsumgebung für die Cloud-Anwendungen und -Dienste umfasst.
• Die Use-Cases-Ebene, die die drei Anwendungsfälle umfasst, die für die Evaluierung der RISER-Plattformen verwendet werden. RISER hat einen direkten Verwertungspfad zu den zeitgleichen Vorschlägen in der Ausschreibung namens “VITAMIN-V”, “AERO” und “OpenCUBE”, und wir werden die RISER-Architektur in diesem Sinne entwerfen.

Logische Ebenen der RISER-Architektur

RISER bringt 7 Partner aus Industrie und Wissenschaft zusammen, um gemeinsam Open-Source-Designs für standardisierte Formfaktor-Systemplattformen zu entwickeln und zu validieren, die für die Unterstützung von Cloud-Diensten geeignet sind. 

Projektkoordinator: Manolis Marazakis, Foundation for Research and Technology – Hellas (FORTH)

Projekt-Website: https://www.riser-project.eu/

Projekt-Twitter-Kanal: @RiserProject